ASMLとTSMCが12インチフォトマスクの普及を推進し、チップ製造コスト削減へ

半導体製造装置の大手企業ASMLとチップメーカーのTSMCは、半導体業界を12インチフォトマスクへの移行を推進している。この大型フォーマットにより、高NA EUVリソグラフィ技術が先進チップ製造における生産性とコスト効率を向上させる可能性があると期待されている。この2社は9月7日、この移行に必要なインフラストラクチャーの開発を目的とした業界全体のイニシアチブを発表した。この計画では、2031年までに12インチフォトマスクのパイロットラインを実現し、2033年には12インチ高NAリソグラフィシステムを先進プロセス生産に導入することを目指している。

チップメーカーがより小さく複雑なプロセスノードに移行するにつれて、高NA EUVリソグラフィ技術はますます重要な役割を果たすと予想されている。TSMCは、2030年に先進ノードの大規模生産でASMLの高NA技術を使用することを計画している。

高NA EUVリソグラフィ技術の重要性

現在の課題は、高NA EUVが初期段階では既存の6インチフォトマスクを引き続き使用することである。12インチフォーマットへの移行により、製造業者はリソグラフィプロセスにおいてより高い生産性を得ることができ、ますます複雑化するチップパターン作成に関連する制限を減少させることができる。ASMLとTSMCは、この移行が最終的にチップ製造コストを削減し、ファブの生産効率を向上させるのに役立つと述べている。「高NA EUVの導入は、デバイス縮小ロードマップに従って徐々に増加し、まず既存の6インチマスクを使用し、その後12インチマスクをさらにサポートすることで、スキャンナーの生産性を向上させ、より小さく、より高速で、より省エネルギーのチップに対する需要を満たすことができると予想しています。」とASMLの社長兼最高経営責任者であるChristophe Fouquet氏は述べている。

ASMLの社長兼最高経営責任者であるChristophe Fouquet氏は述べている。

業界全体の協力の必要性

この取り組みは、単にマスクを大きくする問題ではなく、半導体サプライチェーン全体にわたる包括的な変更が必要であり、これにはマスク製造、検査およびその他のサポート技術が含まれる。したがって、ASMLとTSMCはこの取り組みを業界全体のイニシアチブとして位置付けており、両社に限定されるものではない。多くの主要なエコシステムパートナーやサプライヤーが参加に関心を示している。TSMCにとって、この移行は先進チップのますます複雑化する特性と直接関連している。プロセスノードが進むにつれて、会社はより多くのレイヤーが高NA EUVを必要とすると予想しており、特にトランジスタアーキテクチャがより複雑になるにつれてそうである。

「私たちは、業界が協力し合って複雑な問題を解決するとき、単一の会社だけでは実現できない可能性が開かれると常に信じています。」とTSMCの董事長兼最高経営責任者である魏哲家博士は述べている。「業界バリューチェーンの専門知識を統合することで、最先端技術のメリットを継続的に提供し、障壁を削減し、先進ソリューションの大規模なアクセシビリティを可能にすることを望んでいます。」提案されたタイムラインは、業界に新しいマスクエコシステムを開発し、検証するための数年の猶予を与えている。目標は2031年までにパイロットラインを実現し、その後2033年に12インチ高NAリソグラフィシステムを先進ノード生産に導入することである。

チップメーカーがより強力でエネルギー効率の高いプロセッサーを生産しながら、先進製造のコストと複雑性を制御しようとするにつれて、この移行はますます重要になる可能性がある。

12インチフォトマスク移行の業界への影響

チップ技術の進歩に伴い、12インチフォトマスクの普及は生産効率を向上させるだけでなく、製造コストを削減するため、業界にとって非常に重要である。高NA EUVリソグラフィ技術の採用は、製造業者がますます複雑なチップ設計の需要に対応するのを助ける。この移行には業界全体の協力が必要であり、ASMLとTSMCに限らない、サプライチェーンの各段階に影響を及ぼす。このような協力は技術革新を促進し、業界が競争の激しい市場でリーダーシップを維持することを保証する。