ASML y TSMC colaboran para impulsar el desarrollo de máscaras de 12 pulgadas y reducir los costos de fabricación de chips

·por Henderson
ASML y TSMC colaboran para impulsar el desarrollo de máscaras de 12 pulgadas y reducir los costos de fabricación de chips
Puntos clave
  • ASML y TSMC están impulsando la transición de la industria de los semiconductores hacia máscaras de 12 pulgadas.
  • La tecnología de litografía EUV de alta NA desempeñará un papel crucial en la fabricación de chips avanzados.
  • La transición al formato de 12 pulgadas aumentará la productividad y reducirá los costos de fabricación de chips.
  • Este cambio requerirá una transformación de la cadena de suministro de semiconductores y la colaboración de toda la industria.

El gigante de equipos semiconductores ASML y el fabricante de chips TSMC están impulsando la transición de la industria de los semiconductores hacia máscaras de 12 pulgadas, un formato más grande que promete mejorar la eficiencia y la rentabilidad de la tecnología de litografía EUV de alta NA en la fabricación de chips avanzados. Las dos compañías anunciaron el 7 de septiembre una iniciativa de toda la industria para desarrollar la infraestructura necesaria que respalde esta transición. El plan tiene como objetivo implementar una línea piloto de máscaras de 12 pulgadas para 2031 y se espera que el sistema de litografía de alta NA de 12 pulgadas entre en producción para nodos avanzados en 2033.

A medida que los fabricantes de chips avanzan hacia nodos de proceso más pequeños y complejos, se espera que la tecnología de litografía EUV de alta NA desempeñe un papel cada vez más importante. TSMC planea comenzar a utilizar la tecnología de alta NA de ASML en la producción a gran escala de nodos avanzados para 2030.

La importancia de la tecnología de litografía EUV de alta NA

El desafío actual es que, inicialmente, el EUV de alta NA seguirá utilizando las máscaras de 6 pulgadas existentes. La transición al formato de 12 pulgadas permitirá a los fabricantes lograr una mayor productividad en el proceso de litografía y reducir las limitaciones asociadas con la creación de patrones de chips cada vez más complejos. ASML y TSMC afirman que esta transición eventualmente podría ayudar a reducir los costos de fabricación de chips y mejorar la eficiencia de las fábricas de obleas. "Esperamos que la adopción del EUV de alta NA aumente gradualmente con el roadmap de reducción de dispositivos, comenzando con las máscaras de 6 pulgadas existentes y luego avanzando para admitir máscaras de 12 pulgadas, lo que aumentará la productividad del escáner para satisfacer la demanda de chips más pequeños, más rápidos y más eficientes energéticamente."

Declaró Christophe Fouquet, presidente y director ejecutivo de ASML.

La necesidad de colaboración en toda la industria

Este esfuerzo no se trata solo de hacer máscaras más grandes, sino que también requiere un cambio completo en la cadena de suministro de semiconductores, incluidas la fabricación de máscaras, la inspección y otras tecnologías de soporte. Por lo tanto, ASML y TSMC posicionan este esfuerzo como una iniciativa de toda la industria, no solo de estas dos compañías. Muchos socios y proveedores clave del ecosistema ya han expresado su interés en participar. Para TSMC, esta transición está directamente relacionada con las características cada vez más complejas de los chips avanzados. A medida que avanza el nodo de proceso, la compañía espera que se requieran más capas de alta NA EUV, especialmente a medida que la arquitectura de los transistores se vuelve más compleja.

"Siempre hemos creído que cuando la industria colabora para resolver problemas complejos, se desbloquean posibilidades que una sola empresa no podría lograr por sí sola." Dijo el Dr. C.C. Wei, presidente y director ejecutivo de TSMC. "Al integrar la experiencia de la cadena de valor de la industria, esperamos continuar brindando los beneficios de la tecnología de punta, reduciendo las barreras a través de la innovación continua y haciendo que las soluciones avanzadas sean accesibles a gran escala." El cronograma propuesto le da a la industria varios años para desarrollar y validar el nuevo ecosistema de máscaras. El objetivo es implementar una línea piloto para 2031, seguido de un plan para introducir el sistema de litografía de alta NA de 12 pulgadas en la producción de nodos avanzados en 2033.

A medida que los fabricantes de chips buscan producir procesadores más potentes y eficientes energéticamente, al tiempo que controlan los costos y la complejidad de la fabricación avanzada, esta transición podría volverse cada vez más importante.

El impacto de la transición de las máscaras de 12 pulgadas en la industria

Con el avance de la tecnología de chips, la implementación de máscaras de 12 pulgadas no solo mejorará la eficiencia de la producción, sino que también reducirá los costos de fabricación, lo cual es crucial para la industria. La adopción de la tecnología de litografía EUV de alta NA ayudará a los fabricantes a enfrentar la creciente demanda de diseños de chips complejos. Esta transición requiere la colaboración de toda la industria, ya que los cambios involucrados no se limitan a ASML y TSMC, sino que incluyen todos los eslabones de la cadena de suministro. Tal colaboración fomentará la innovación tecnológica y garantizará que la industria pueda mantener su posición de liderazgo en un mercado competitivo.

H
Sobre el autor
Henderson