华为新型半导体设计提升晶体管密度55%以应对过热问题

华为宣布了一项新的垂直堆叠半导体设计，能够解决其下一代智能手机芯片面临的最大问题之一：热量管理。该公司已发布了基于Tau Scaling Law架构的新测量数据，声称即将推出的Kirin处理器在使用更少电力的同时，提高晶体管密度，并且运行温度较前一代更低。这些发现对于华为在中国面对先进半导体制造设备的有限进入情况下，提高芯片性能至关重要。这项研究由华为科学家委员会主席及公司半导体业务部门总裁何婷波领导。

新技术解决热瓶颈

该论文驳斥了关于垂直堆叠逻辑电路会造成热瓶颈，从而阻碍此技术在高性能移动处理器中应用的担忧。根据论文，新款Kirin芯片每平方毫米的晶体管数量比Kirin 9030 Pro增加了55%，并且在某些关键工作负载下，能将功耗降低多达66%。垂直堆叠技术能有效减少热量，这一方法基于华为的LogicFolding架构，将活跃的芯片层垂直堆叠，而不是将所有电路放置在传统的二维布局中。

这种排列缩短了信号在处理组件之间传递的距离，华为表示，这可以减少神经处理单元、图形处理单元、中央处理单元和数字信号处理器的能量损耗，这些都是智能手机处理器功率和热负载的重要来源。

热量管理与性能提升

该公司还利用热规划更有效地分散芯片中的热量。根据开源证券的报告，华为通过折叠技术降低了源功率密度，并将最热的模块放置在更易于散热的路径上。该制造商表示：“新芯片在增加晶体管密度的同时降低了功耗，允许其在功能限制和峰值性能之间灵活切换。”这一策略尤其重要，因为它是在限制中国获取最先进芯片制造工具的情况下开发的。华为在5月推出的Tau Scaling Law提出了一条不同的路径，以提高晶体管密度，而无需依赖尖端的极紫外光刻技术。

华为声称，LogicFolding最终可能在2031年实现与1.4纳米制造工艺相当的晶体管密度。

该公司自5月以来已经发表了有关Tau Scaling Law的三篇论文。7月发布的一篇论文指出，即将推出的智能手机处理器在晶体管密度上有望比Kirin 9030 Pro提高55%。最新的研究结果还显示，华为在芯片封装和三维集成方面的广泛推进。分析师预测，该技术将促进新半导体材料、封装方法和设备的研发，帮助中国芯片制造商在不完全依赖外国制造技术的情况下提高性能。

来自萨摩耶云科技集团的首席经济学家郑磊形容这一方法为“出于必要而生”，但他相信仍有发展空间。他还预期新款Kirin处理器将通过此方法解决过热问题。

因此，如果所声称的高密度、低功耗和改善热量管理的结合在独立测试中得到证实，垂直集成芯片设计将成为在传统缩放变得困难时提取性能的重要方法。该研究已在中国科学论文平台ChinaXiv发表，该平台上的论文尚未经过同行评审。

垂直堆叠技术的潜在影响

华为的垂直堆叠半导体设计展示了在热量管理和晶体管密度方面的重要进展，这对于智能手机性能至关重要。随着全球对高效能处理器的需求增加，这项技术不仅能提升产品竞争力，还可能促进中国在半导体领域的自主创新。尤其是在面对外部技术限制的情况下，这种新方法可能成为未来芯片设计的重要趋势，帮助华为在全球市场中保持竞争力。