華為新型半導体設計がトランジスタ密度を55%向上させ、過熱問題に対処

華為（ファーウェイ）は、次世代のスマートフォン向け半導体チップが直面する最大の問題の一つである熱管理を解決する新しい垂直積層型半導体設計を発表した。同社は、Tau Scaling Lawアーキテクチャに基づく新しい測定データを公開し、間もなく登場するKirinプロセッサが、より少ない電力で動作しながら、トランジスタ密度を高め、前世代よりも低い動作温度を実現すると主張している。これらの発見は、中国において先進的な半導体製造装置への限られたアクセスの中で、華為がチップ性能を向上させる上で非常に重要である。この研究は、華為の科学者委員会の委員長であり、同社の半導体事業部門のトップである何婷波（He Tingbo）が率いている。

新技術が熱のボトルネックを解決

この論文は、垂直積層型ロジック回路が熱のボトルネックを引き起こし、この技術が高性能モバイルプロセッサへの応用を妨げるのではないかという懸念を否定している。論文によれば、新しいKirinチップは、1平方ミリメートルあたりのトランジスタ数がKirin 9030 Proより55%増加し、特定の重要なワークロードにおいて、消費電力を最大66%削減することができる。垂直積層技術は効果的に熱を減少させるが、この方法は華為のLogicFoldingアーキテクチャに基づいており、アクティブなチップ層を垂直に積層し、すべての回路を従来の二次元レイアウトに配置するのではなくしている。

このような配置は、信号が処理コンポーネント間を伝達する距離を短縮し、華為はこれがニューラルプロセッシングユニット、グラフィックプロセッシングユニット、CPU、デジタルシグナルプロセッサのエネルギー損失を減らすことができると述べている。これらはすべて、スマートフォンのプロセッサの電力と熱負荷の重要な発生源である。

熱管理と性能向上

同社はまた、熱計画を利用してチップ内の熱をより効果的に分散させている。開元証券の報告書によると、華為は折りたたみ技術によりソースの電力密度を下げ、最も熱いモジュールをより熱を放出しやすい経路に配置している。同社は、「新しいチップは、トランジスタ密度を高めると同時に消費電力を削減し、機能制限とピーク性能の間で柔軟に切り替えることを可能にする」と述べている。この戦略は特に重要である。なぜなら、これは中国の先進チップ製造ツールへのアクセスが制限されている状況下で開発されたものだからだ。華為が5月に発表したTau Scaling Lawは、トランジスタ密度を高めるための異なる道を提案し、最先端のEUVリソグラフィ技術に依存しない。

華為は、LogicFoldingが最終的に1.4ナノメートルの製造プロセスに相当するトランジスタ密度を2031年までに実現する可能性があるとしている。

同社は5月以来、Tau Scaling Lawに関する3つの論文を発表している。7月に発表された論文では、間もなく登場するスマートフォン向けプロセッサがKirin 9030 Proよりトランジスタ密度が55%向上する可能性があることが指摘されている。最新の研究結果はまた、華為がチップのパッケージングと三次元集積化において広範に進めていることを示している。アナリストは、この技術が新しい半導体材料、パッケージング方法、製造のR&Dを促進し、中国のチップメーカーが完全に外国の製造技術に依存せずに性能を向上させるのに役立つと予測している。

サモエヤクラウドテクノロジーグループのチーフエコノミストである鄭磊（Zheng Lei）は、この方法を「必要に迫られて生まれたもの」と評しているが、まだ発展の余地があると彼は考えている。彼はまた、新しいKirinプロセッサがこの方法で過熱問題を解決すると予想している。

したがって、主張されている高密度、低消費電力、熱管理の組み合わせが独立したテストで証明された場合、垂直統合型チップ設計は、従来のスケーリングが困難になったときに性能を引き出すためのより重要な方法となるだろう。この研究は、中国の科学論文プラットフォームChinaXivで発表されており、同プラットフォーム上の論文はまだ査読を受けていない。

垂直積層技術の潜在的な影響

華為の垂直積層型半導体設計は、熱管理とトランジスタ密度における重要な進歩を示しており、これはスマートフォンの性能にとって非常に重要である。グローバルに高性能プロセッサへの需要が高まる中、この技術は製品の競争力を高めるだけでなく、中国の半導体分野における自主的なイノベーションを促進する可能性がある。特に、外部の技術制限に直面している状況では、この新しい方法が将来のチップ設計の重要なトレンドとなり、華為がグローバル市場で競争力を維持するのに役立つだろう。