- 華為新型半導體設計能解決熱量管理問題。
- 新款 Kirin 晶片的晶體管密度提高了 55%。
- 垂直堆疊技術有效減少熱量並降低功耗。
- 該技術有助於中國晶片製造商提高性能。
華為宣佈一項新的垂直堆疊半導體設計，能夠解決其下一代智能手機晶片面臨的最大問題之一：熱量管理。該公司已發布了基於 Tau Scaling Law 架構的新測量數據，聲稱即將推出的 Kirin 處理器能在使用更少電力的同時，提高晶體管密度，並且運行溫度較前一代更低。這些發現對於華為在中國面對先進半導體製造設備的有限進入情況下，提高晶片性能至關重要。這項研究由華為科學家委員會主席及公司半導體業務部門總裁何婷波領導。
新技術解決熱瓶頸
該論文駁斥了關於垂直堆疊邏輯電路會造成熱瓶頸，從而阻礙此技術在高性能移動處理器中應用的擔憂。根據論文，新款 Kirin 晶片每平方毫米的晶體管數量比 Kirin 9030 Pro 增加了 55%，並且在某些關鍵工作負載下，能將功耗降低至多 66%。垂直堆疊技術能有效減少熱量，這一方法基於華為的 LogicFolding 架構，將活躍的晶片層垂直堆疊，而不是將所有電路放置在傳統的二維佈局中。
這種排列縮短了信號在處理組件之間傳遞的距離，華為表示，這可以減少神經處理單元、圖形處理單元、中央處理單元和數位信號處理器的能量損耗，這些都是智能手機處理器功率和熱負載的重要來源。
熱量管理與性能提升
該公司還利用熱規劃更有效地分散晶片中的熱量。根據開元證券的報告，華為通過摺疊技術降低了源功率密度，並將最熱的模塊放置在更易於散熱的路徑上。該券商表示：「新晶片在增加晶體管密度的同時降低了功耗，允許其在功能限制和峯值性能之間靈活切換。」這一策略尤其重要，因為它是在限制中國獲取最先進晶片製造工具的情況下開發的。華為在 5 月推出的 Tau Scaling Law 提出了一條不同的路徑，以提高晶體管密度，而無需依賴尖端的極紫外光刻技術。
華為聲稱，LogicFolding 最終可能在 2031 年實現與 1.4 奈米製造工藝相當的晶體管密度。
該公司自 5 月以來已經發表了三篇有關 Tau Scaling Law 的論文。7 月發布的一篇論文指出，即將推出的智能手機處理器在晶體管密度上有望比 Kirin 9030 Pro 提高 55%。最新的研究結果還顯示，華為在晶片封裝和三維集成方面的廣泛推進。分析師預測，該技術將促進新半導體材料、封裝方法和設備的研發，幫助中國晶片製造商在不完全依賴外國製造技術的情況下提高性能。
來自薩摩耶雲科技集團的首席經濟學家鄭磊形容這一方法為「出於必要而生」，但他認為仍有發展空間。他還預期新款 Kirin 處理器將通過此方法解決過熱問題。
因此，如果所聲稱的高密度、低功耗和改善熱管理的結合在獨立測試中得到證實，垂直集成晶片設計將成為在傳統縮放變得困難時提取性能的更重要方法。該研究已在中國科學論文平台 ChinaXiv 發表，該平台上的論文尚未經過同行評審。
垂直堆疊技術的潛在影響
華為的垂直堆疊半導體設計展示了在熱量管理和晶體管密度方面的重要進展，這對於智能手機性能至關重要。隨著全球對高效能處理器需求的增加，這項技術不僅能提升產品競爭力，還可能促進中國在半導體領域的自主創新。尤其是在面對外部技術限制的情況下，這種新方法可能成為未來晶片設計的重要趨勢，幫助華為在全球市場中保持競爭力。