Huawei ปรับปรุงความหนาแน่นของทรานซิสเตอร์ในการออกแบบซีมิคอนดักเตอร์ใหม่ 55% เพื่อแก้ปัญหาการเกินอุณหภูมิ

Huawei ได้ประกาศการออกแบบซีมิคอนดักเตอร์แบบซ้อนซ้อนในแนวตั้งใหม่ ซึ่งสามารถแก้ไขปัญหาหนึ่งในปัญหาที่ใหญ่ที่สุดของชิปในโทรศัพท์เคลื่อนที่รุ่นต่อไปของบริษัท: การจัดการความร้อน บริษัทได้เปิดเผยข้อมูลการวัดใหม่ตามสถาปัตยกรรม Tau Scaling Law อ้างว่าชิปประมวลผล Kirin รุ่นใหม่สามารถเพิ่มความหนาแน่นของทรานซิสเตอร์ในขณะที่ใช้พลังงานน้อยลง และมีอุณหภูมิการทำงานต่ำกว่าชิปรุ่นก่อนหน้า การค้นพบเหล่านี้มีความสำคัญอย่างยิ่งสำหรับ Huawei ในการเพิ่มประสิทธิภาพของชิปในสถานการณ์ที่มีการเข้าถึงอุปกรณ์การผลิตซีมิคอนดักเตอร์ขั้นสูงในจีนที่มีข้อจำกัด การวิจัยนี้ถูกนำทางโดยประธานคณะที่ปรึกษาวิทยาศาตร์ของ Huawei และประธานฝ่ายธุรกิจซีมิคอนดักเตอร์ของบริษัท หางเตี้ยโป

เทคโนโลยีใหม่แก้ปัญหาความร้อน

การทบทวนการวิจัยได้ปฏิเสธความกังวลเกี่ยวกับการที่การซ้อนซ้อนในแนวตั้งของวงจรตรรกะจะสร้างความร้อน และจะกีดขวางการใช้เทคนิคนี้ในประมวลผลความเร็วสูงในโทรศัพท์เคลื่อนที่ ตามการทบทวน จำนวนทรานซิสเตอร์ต่อตารางมิลลิเมตรในชิป Kirin ใหม่เพิ่มขึ้น 55% เมื่อเทียบกับ Kirin 9030 Pro และในบางการทำงานที่สำคัญ สามารถลดการใช้พลังงานได้ถึง 66% การซ้อนซ้อนในแนวตั้งเป็นวิธีที่มีประสิทธิภาพในการลดความร้อน วิธีนี้จะยึดตามสถาปัตยกรรม LogicFolding ของ Huawei ซึ่งจะซ้อนซ้อนชั้นชิปที่ใช้งานอยู่ในแนวตั้ง แทนที่จะวางวงจรทั้งหมดในการวางแบบแบบสองมิติแบบดั้งเดิม

การจัดเรียงแบบนี้ทำให้ระยะทางในการส่งสัญญาณระหว่างส่วนประกอบการประมวลผลสั้นลง Huawei ระบุว่า นี่จะลดการสูญเสียพลังงานของหน่วยประมวลผลประสาท หน่วยประมวลผลกราฟิก หน่วยประมวลผลกลาง และหน่วยประมวลผลสัญญาณดิจิตอล ซึ่งเป็นแหล่งสำคัญของพลังงานและความร้อนในประมวลผลโทรศัพท์เคลื่อนที่

การจัดการความร้อนและการเพิ่มประสิทธิภาพ

บริษัทยังใช้การวางแผนความร้อนเพื่อกระจายความร้อนในชิปได้อย่างมีประสิทธิภาพ ตามรายงานของ Kaiyun Securities Huawei ได้ลดความหนาแน่นของพลังงานต้นทางและวางโมดูลที่ร้อนที่สุดในพาธที่มีการสูญเสียความร้อนได้ง่ายขึ้น ผู้ผลิตระบุว่า: "ชิปใหม่เพิ่มความหนาแน่นของทรานซิสเตอร์ในขณะที่ลดการใช้พลังงาน อนุญาตให้มันสามารถสลับได้อย่างยืดหยุ่นระหว่างการจำกัดฟังก์ชันและประสิทธิภาพสูงสุด" กลยุทธ์นี้มีความสำคัญโดยเฉพาะอย่างยิ่ง เนื่องจากมันถูกพัฒนาขึ้นในสถานการณ์ที่มีข้อจำกัดในการเข้าถึงเครื่องมือการผลิตชิปขั้นสูงที่สุดในจีน Huawei ได้เสนอทางเลือกที่แตกต่างในการเพิ่มความหนาแน่นของทรานซิสเตอร์โดยไม่ต้องพึ่งพาเทคโนโลยี EUV (Extreme Ultraviolet) ระดับสูงในเดือนพฤษภาคม

Huawei อ้างว่า LogicFolding อาจในที่สุดจะในปี 2031 สามารถทำให้ความหนาแน่นของทรานซิสเตอร์เทียบเท่ากับกระบวนการผลิต 1.4 นาโนเมตร

บริษัทได้เผยแพร่สามบทความเกี่ยวกับ Tau Scaling Law ตั้งแต่เดือนพฤษภาคม ในบทความที่เผยแพร่ในเดือนกรกฎาคม ระบุว่าชิปประมวลผลโทรศัพท์เคลื่อนที่รุ่นใหม่มีแนวโน้มที่จะเพิ่มความหนาแน่นของทรานซิสเตอร์เมื่อเทียบกับ Kirin 9030 Pro รายงานผลลัพธ์ใหม่ล่าสุดยังแสดงให้เห็นถึงการก้าวหน้าที่กว้างขวางของ Huawei ในการซ้อนซ้อนและการรวมสามมิติของชิป ผู้วิเคราห์คาดการณ์ว่า เทคโนโลยีนี้จะส่งเสริมการพัฒนาวัสดุซีมิคอนดักเตอร์ และอุปกรณ์ใหม่ ช่วยให้ผู้ผลิตชิปของจีนสามารถเพิ่มประสิทธิภาพได้โดยไม่พึ่งพาการผลิตต่างประเทศ

ชาญยู้เล่ย์ นักเศรษฐศาสตร์ของ Samoyed Cloud Technology Group อธิบายว่า วิธีการนี้เป็น "ที่เกิดจากความจำเป็น" แต่เขามองว่ายังมีพื้นที่ให้พัฒนา เขายังคาดการณ์ว่า ชิปประมวลผล Kirin รุ่นใหม่จะแก้ไขปัญหาการเกินอุณหภูมิด้วยวิธีนี้

ดังนั้น หากการรวมการระบุความหนาแน่นสูง การใช้พลังงานต่ำ และการปรับปรุงการจัดการความร้อนที่อ้างอิงได้ในการทดสอบที่เป็นอิสระ การออกแบบชิปแบบซ้อนซ้อนในแนวตั้งจะเป็นวิธีที่สำคัญมากขึ้นในการแยกประสิทธิภาพเมื่อการปรับขนาดแบบดั้งเดิมยากขึ้น การวิจัยได้ถูกเผยแพร่ในแพลตฟอร์ม ChinaXiv ซึ่งเป็นแพลตฟอร์มที่มีการตรวจสอบเพื่อนร่วมงาน

ผลกระทบที่เป็นไปได้ของเทคนิคการซ้อนซ้อนในแนวตั้ง

การออกแบบซีมิคอนดักเตอร์แบบซ้อนซ้อนในแนวตั้งของ Huawei แสดงให้เห็นถึงความก้าวหน้าที่สำคัญในการจัดการความร้อนและความหนาแน่นของทรานซิสเตอร์ ซึ่งมีความสำคัญมากสำหรับประสิทธิภาพของโทรศัพท์เคลื่อนที่ เมื่อความต้องการสำหรับประมวลผลความเร็วสูงในโลกเพิ่มขึ้น เทคโนโลยีนี้สามารถเพิ่มความสามารถในการแข่งขันของผลิตภัณฑ์ได้ และยังอาจส่งเสริมการพัฒนาความอิสระในการสร้างสรรค์ในด้านซีมิคอนดักเตอร์ในจีน โดยเฉพาะอย่างยิ่งในสถานการณ์ที่มีข้อจำกัดของเทคโนโลยีภายนอก แนวทางใหม่นี้อาจเป็นแนวโน้มที่สำคัญในการออกแบบชิปในอนาคต ช่วยให้ Huawei สามารถรักษาความเป็นใหญ่ในตลาดโลกได้