アメリカの企業が専用チップとNVIDIAソフトウェアを組み合わせ、量子誤り訂正の効率を50%向上

量子計算機は計算速度を低下させることなく誤りを訂正する必要がある。現在、量子計算会社SEEQCは、専用チップ処理技術とNVIDIAの量子計算ソフトウェアおよびGPUインフラを組み合わせることで、2つの重要な量子誤り訂正デコード指標を約50%改善した新しいアーキテクチャを示した。この結果は、SEEQCのチップベースのプレデコーディング技術と、量子誤り訂正のツールを含むオープンなAIモデルシリーズであるNVIDIA Ising、さらに量子プロセッサとGPU加速計算システムを接続するためのインターフェースであるNVIDIA NVQLinkを組み合わせたものである。

今回のデモは、シミュレーションされた量子プロセッサとシステムアーキテクチャを使用し、大規模に現実のデコード遅延を考慮した。アーキテクチャとNVIDIA Isingを独立したプレデコーダーとしての性能で比較した。SEEQCの報告によれば、デコード遅延は約50%減少し、論理誤り率の性能も改善された。これらの結果は、フォールトトレラントな量子計算機の構築における大きなボトルネックを減少させるための手がかりを提供する可能性がある：誤り訂正情報を迅速に処理し、ますます複雑な量子システムの信頼性を維持することができる。

SEEQCの新アーキテクチャ

量子計算機はより迅速な誤り訂正を必要とする。量子計算機は量子ビット（qubits）を使用し、従来の二進数ビットとは異なる方法で量子情報を表現する。しかし、量子ビットは環境の干渉や制御操作の不完全さに非常に敏感である。これらの誤りは蓄積され、計算過程を破壊する可能性がある。量子誤り訂正は、情報を複数の物理量子ビットにエンコードし、測定を利用して誤りを検出することで、この問題に対処する。古典的計算システムは、その後これらの測定を処理し、必要な訂正措置を特定する。

この古典的処理段階はデコードと呼ばれる。量子プロセッサが増加するにつれて、処理する情報量が大幅に増加し、誤り訂正に利用できる時間と計算リソースに圧力をかける可能性がある。2つの重要な指標はデコード遅延、すなわち誤り情報を処理するのに必要な時間と、論理誤り率であり、これはエンコードされた論理量子ビットが誤りを経験する頻度を示す。これら2つを減少させることは、フォールトトレラントな量子計算をより実用的にするのに役立つ。

デコードの課題と解決策

SEEQCのアプローチは、チップベースのプレデコーダーを使用して部分的なデコード作業負荷を処理し、これを量子処理ユニット（QPU）の近くに配置する。システムはその後、NVIDIA Isingのデコード能力を利用し、SEEQCのデジタルリンクとNVIDIA NVQLinkを活用して、量子とGPU加速計算環境の間で低遅延の通信フレームワークを提供する。この理念は、まずローカルで部分的な情報を処理し、その後より高度な古典的計算リソースに送信することである。これにより、コンポーネント間で転送する必要のあるデータ量を減少させ、時間に敏感な操作を加速することができる。

量子計算機は単に量子ビットを増やすことで拡張することができないため、それを支える電子機器、通信リンク、古典的処理システムも同期を保つ必要がある。選択された処理タスクをQPUに近づけることで、システムの成長に伴い必要となる誤り訂正にかかる時間とインフラコストを減少させることができる。

今後の発展計画

SEEQCのCEOであるJohn Levyは、これらの結果がデジタルチップ技術が量子プロセッサと高性能計算インフラの間のインターフェースを改善する方法を示していると述べた。NVIDIAの量子製品ディレクターであるSam Stanwyckは、この作業がオープンモデルとインターフェースがどのように量子ハードウェア開発者に専用処理とAIおよびGPU計算を組み合わせる手助けをするかを示していると述べた。報告に記載された50%の改善は励みになるが、背景を理解する必要がある。この実験はシミュレーションされた量子プロセッサとアーキテクチャスタックを使用しており、完全に稼働している物理量子計算機で同じ性能向上を示したわけではない。

この発表は、改善がフォールトシステムの構築に必要な総リソースの50%の直接的な削減に繋がることを確立していない。むしろ、これらの結果は、専用チップ処理とGPU加速計算の間でデコードタスクを分配することが誤り訂正パイプラインの重要な部分を改善する可能性があることを示す証拠を提供する。

SEEQCは、次のステップとして、これまでに示されたシステムレベルのコンポーネントを統合し、量子プロセッサを先進的な高性能計算インフラとチップ対チップで統合する方向で進む計画である。同社はまた、量子誤り訂正やその他のハイブリッド量子-古典的作業負荷を改善する機会をさらに研究する計画である。最終的に、実用的なフォールトトレラントな量子計算には、量子ビットと制御電子機器から通信およびデコードに至るまで、システム全体での進展が必要である。SEEQC-NVIDIAのデモは、この課題の一部を解決し、より緊密なハードウェアとソフトウェアの統合が量子システムの効率的な拡張にどのように寄与するかを示している。

量子誤り訂正技術の突破的意義

量子計算の発展は誤り訂正の課題に直面しており、量子ビットは環境の干渉に非常に敏感である。SEEQCとNVIDIAの協力は、専用チップ技術が誤り訂正の効率を効果的に改善する方法を示しており、これは量子計算機の実用性を向上させるために重要である。部分的なデコード作業負荷を量子処理ユニットの近くに移動させることで、デコード遅延を減少させ、全体的な性能を向上させることができる。この革新は量子計算の発展を促進するだけでなく、量子ハードウェア開発者の設計思考を変える可能性があり、今後のさらなる研究がより効率的な量子システムの実現に寄与することが期待される。