台灣研究人員開發原子級薄膜以防止下一代晶體管漏電

台灣研究人員開發出一種新型的原子級薄層「底漆塗層」，可應用於二硫化鉬 (MoS₂)，使得在其上方放置極薄的閘介質變得可行，並且不會在絕緣層中留下孔洞或擾動下方的電子流動。現代晶體管基本上是一種受電控的開關，通常由半導體通道（在此情況下為原子級薄層的 MoS₂）和位於其上方的金屬「閘極」組成。在閘極與半導體之間是電絕緣體，稱為閘介質。對閘極施加電壓會在絕緣體中產生電場，該電場決定電子能否從源極流向漏極。

由於閘極通過靜電控制通道，因此閘極與通道的距離越近，其影響力越強。舉例來說，想像用一個磁鐵控制另一個磁鐵，距離 10 公分時，控制效果不佳；而距離 1 毫米時，則可以更加精確地操控。

然而，現代晶體管的間距已經接近只有幾個原子的距離。針對這一挑戰，研究的對應作者、中華科技大學的張文浩教授表示：「使絕緣體變薄只是挑戰的一部分。我們還需要保護下方的原子級薄半導體。我們的做法是設計一個能同時達成兩者的界面，促進絕緣層的均勻形成，並提供一個緩衝層以維持電子的有效流動。」

解決晶體管漏電問題

MoS₂ 使問題變得複雜，因為其表面缺乏許多傳統半導體表面所具有的懸垂化學鍵。因此，傳統絕緣材料在其上形成光滑連續層時會遇到困難。產生的界面缺陷可能導致電流泄漏，同時也會散射通過 MoS₂ 的電子，降低載流子遷移率。為瞭解決這一問題，研究人員在半導體與主要絕緣層之間插入了一種極薄的緩衝層。他們首先在 MoS₂ 上沉積了約 0.3 奈米的鋁，然後小心地進行氧化，產生一層約 0.42 奈米厚的連續氧化鋁層。

儘管該層僅有幾個原子厚，但它執行了兩個重要的功能：首先，提供了一個合適的表面，使主要的介質可以均勻形成，消除可能造成泄漏的微小間隙；其次，幫助屏蔽 MoS₂ 通道，避免來自上方介質的電擾動，使電子能更自由地通過半導體。

技術的潛在影響

研究人員利用這一技術製造了 MoS₂ 晶體管，配備的閘介質提供了相當於約 1 奈米二氧化矽的電控能力，同時保持低泄漏和強大的載流子傳輸。他們解釋說，這一成就解決了二維電子學中的一個艱難三方權衡：同時生產極薄的閘介質、強大的靜電控制以及高電子遷移率。更廣泛地說，這些結果突顯了隨著設備接近原子級尺寸，晶體管開發可能會發生的變化。工程師可能需要越來越多地逐原子操控現有材料之間的界面，而不僅僅是尋找新的半導體材料。

不過，仍然存在重大的製造挑戰。實驗過程涉及 MoS₂ 的轉移、超高真空沉積以及精確控制的氧化，這些都需要簡化和擴大，才能讓這一技術進入商業半導體生產。張教授補充道：「當晶體管元件只有幾層原子厚時，界面成為設備的一個重要組成部分，而不僅僅是一個邊界。掌握原子級的界面控制，可以使工程師通過提高材料的協同作用來增強晶體管，而不僅僅是探索新材料。」您可以在《自然電子學》期刊中查看該研究。

原子級薄膜技術的未來挑戰

隨著晶體管的尺寸不斷縮小，控制原子級界面變得至關重要。新開發的原子級薄膜技術不僅能改善閘介質的形成，還能有效減少漏電，這對於提升電子元件性能至關重要。然而，實驗過程中的製造挑戰仍需解決，包括材料的轉移及沉積技術的優化。這些挑戰若能克服，將可能推動半導體行業的進一步發展，並促進更高效能的電子設備的商業化。