台湾研究人员开发原子级薄膜以防止下一代晶体管漏电

台湾研究人员开发出了一种新型的原子级薄层“底漆涂层”，可应用于二硫化钼（MoS₂），使得在其上方放置极薄的闸介质变得可行，并且不会在绝缘层中留下孔洞或扰动下方的电子流动。现代晶体管基本上是一种受电控的开关，通常由半导体通道（在此情况下为原子级薄层的 MoS₂）和位于其上方的金属“闸极”组成。在闸极与半导体之间是电绝缘体，称为闸介质。对闸极施加电压会在绝缘体中产生电场，该电场决定电子能否从源极流向漏极。

由于闸极通过静电控制通道，因此闸极与通道的距离越近，其影响力越强。例如，想象用一个磁铁控制另一个磁铁，距离 10 公分时，控制效果不佳；而距离 1 毫米时，则可以更加精确地操控。

然而，现代晶体管的间距已经接近只有几个原子的距离。针对这一挑战，研究的对应作者、中华科技大学的张文浩教授表示：“使绝缘体变薄只是挑战的一部分。我们还需要保护下方的原子级薄半导体。我们的做法是设计一个能同时达成两者的界面，促进绝缘层的均匀形成，并提供一个缓冲层以维持电子的有效流动。”

解决晶体管漏电问题

MoS₂ 使问题变得复杂，因为其表面缺乏许多传统半导体表面所具有的悬垂化学键。因此，传统绝缘材料在其上形成光滑连续层时会遇到困难。产生的界面缺陷可能导致电流泄漏，同时也会散射通过 MoS₂ 的电子，降低载流子迁移率。为了解决这一问题，研究人员在半导体与主要绝缘层之间插入了一种极薄的缓冲层。他们首先在 MoS₂ 上沉积了约 0.3 纳米的铝，然后小心地进行氧化，产生一层约 0.42 纳米厚的连续氧化铝层。

尽管该层仅有几个原子厚，但它执行了两个重要的功能：首先，提供了一个合适的表面，使主要的介质可以均匀形成，消除可能造成泄漏的微小间隙；其次，帮助屏蔽 MoS₂ 通道，避免来自上方介质的电扰动，使电子能更自由地通过半导体。

技术的潜在影响

研究人员利用这一技术制造了 MoS₂ 晶体管，配备的闸介质提供了相当于约 1 纳米二氧化硅的电控能力，同时保持低泄漏和强大的载流子传输。他们解释说，这一成就解决了二维电子学中的一个艰难三方权衡：同时生产极薄的闸介质、强大的静电控制以及高电子迁移率。更广泛地说，这些结果突显了随着设备接近原子级尺寸，晶体管开发可能会发生的变化。工程师可能需要越来越多地逐原子操控现有材料之间的界面，而不仅仅是寻找新的半导体材料。

不过，仍然存在重大的制造挑战。实验过程涉及 MoS₂ 的转移、超高真空沉积以及精确控制的氧化，这些都需要简化和扩大，才能让这一技术进入商业半导体生产。张教授补充道：“当晶体管元件只有几层原子厚时，界面成为设备的一个重要组成部分，而不仅仅是一个边界。掌握原子级的界面控制，可以使工程师通过提高材料的协同作用来增强晶体管，而不仅仅是探索新材料。”您可以在《自然电子学》期刊中查看该研究。

原子级薄膜技术的未来挑战

随着晶体管的尺寸不断缩小，控制原子级界面变得至关重要。新开发的原子级薄膜技术不仅能改善闸介质形成，还能有效减少漏电，这对于提升电子元件性能至关重要。然而，实验过程中的制造挑战仍需解决，包括材料的转移及沉积技术的优化。这些挑战若能克服，将可能推动半导体行业的进一步发展，并促进更高效能的电子设备的商业化。