- Chinesische Forscher haben einen frühen Fertigungsprozess für GAA-Transistoren unter 3 nm entwickelt.
- Die Technologie befindet sich noch in einem frühen Stadium und ist noch nicht für die kommerzielle Produktion geeignet.
- Die GAA-Architektur verbessert die Kontrolle des Stromflusses und löst FinFET-Designs ab.
- Exportbeschränkungen veranlassen China, das Potenzial älterer DUV-Anlagen zu erkunden.
Chinesische Forscher haben einen frühen Fertigungsprozess entwickelt, um Gate-All-Around(GAA)-Transistoren im Bereich unter 3 nm mittels Deep-Ultraviolett(DUV)-Lithografie zu fertigen. Dies könnte China angesichts des fehlenden Zugangs zu modernsten EUV-Maschinen einen alternativen Weg zur fortschrittlichen Chipfertigung eröffnen. Laut einem Bericht von Digitimes basiert diese Arbeit auf Äußerungen des chinesischen Halbleiterexperten Ye Tianchun. Angesichts der anhaltenden Exportbeschränkungen der USA und der Niederlande, die Chinas Zugang zu den modernsten Lithografiesystemen von ASML einschränken, hat die Chinesische Akademie der Wissenschaften (CAS) mitgeteilt, dass ihre Forscher frühe Arbeiten zur Integration von CMOS-Transistoren mit gestapelten Nanoplättchen-Kanälen in GAA-Architektur unter Verwendung von DUV-Werkzeugen abgeschlossen haben.
Die Technologie befindet sich jedoch noch in einem frühen Entwicklungsstadium und es ist noch nicht erwiesen, dass sie eine Produktion in kommerziellem Maßstab ermöglichen kann.
Vorteile und Herausforderungen der GAA-Technologie
Die GAA-Architektur hilft, lithografische Grenzen zu überwinden. Die Studie konzentriert sich auf GAA-Transistoren, eine Architektur, die FinFET-Designs ablöst, da Halbleiterhersteller auf immer kleinere Fertigungsknoten zusteuern. Bei FinFETs umschließt das Gate den Transistorkanal an drei Seiten; bei GAA-Designs umhüllt das Gate den Kanal vollständig, was eine deutlich bessere Kontrolle des Stromflusses ermöglicht. Wie die South China Morning Post berichtet, hat das CAS-Team CMOS-Transistoren mit gestapelten Nanoplättchen-Kanälen in GAA-Architektur mittels DUV-Lithografie integriert.
Ye Tianchun, ein leitender Forscher am Institute of Microelectronics der Chinesischen Akademie der Wissenschaften, bezeichnete diese Arbeit als frühen Prozesspfad für die Entwicklung von Geräten unter 3 nm. Dies bedeutet jedoch nicht, dass China bereits produktionsreife Chips unter 3 nm demonstriert hat. Der Forscher betonte, dass sich die Arbeit noch in einem frühen Stadium befinde und weitere Wafer-Level-Validierungen erforderlich seien, um festzustellen, ob der Prozess letztlich in die Produktionslinie überführt werden könne.
Hintergrund der chinesischen Halbleiterentwicklung
Dennoch ist dieser Ansatz von Bedeutung, da die GAA-Technologie bereits von führenden Halbleiterherstellern übernommen wurde. Samsung hat bereits mit der Massenproduktion von 3-nm-Chips unter Verwendung der GAA-Technologie begonnen, während TSMC plant, diese Architektur 2025 für seinen 2-nm-Prozess einzusetzen. Der Hintergrund dieser Forschung ist Chinas begrenzter Zugang zur Extrem-Ultraviolett(EUV)-Lithografie, die von führenden Chipherstellern für die Produktion der fortschrittlichsten Halbleiterknoten eingesetzt wird. Die EUV-Maschinen von ASML verwenden Licht mit einer Wellenlänge von 13,5 nm, um extrem kleine Strukturen auf Siliziumwafern zu strukturieren.
Diese Systeme zählen zu den komplexesten Industriemaschinen, die je gebaut wurden, und sind für die Produktion modernster Spitzenchips unerlässlich. Exportbeschränkungen untersagen es ASML, EUV-Systeme an chinesische Kunden zu verkaufen. Daher erkunden chinesische Halbleiterforscher zunehmend, wie sich aus älteren DUV-Anlagen weitere Leistungsreserven herausholen lassen – unter anderem durch neuartige Transistorstrukturen, Verfahrenstechniken und Materialien.
Die Chinesische Akademie der Wissenschaften arbeitet an mehreren Teilen dieses Puzzles. Im Jahr 2025 entwickelten Forscher des Instituts einen Vollfestkörper-DUV-Laser, der kohärentes Licht mit 193 nm Wellenlänge erzeugen kann – die Wellenlänge, die in modernen DUV-Lithografiesystemen verwendet wird. Darüber hinaus untersuchen die Forscher, ob unterschiedliche Gerätearchitekturen und Verfahrenstechniken die Grenzen der Lithografie kompensieren können. Dennoch verfolgt die chinesische Halbleiterindustrie mehrere parallele Lösungsansätze. Huawei stellte 2026 das sogenannte Tau Scaling Law vor, einen Chip-Designansatz auf Basis von Zeitskalierung, der nach Angaben des Unternehmens letztlich bis 2031 eine Transistordichte erreichen könnte, die einem 1,4-nm-Prozess entspricht.
Künftige Herausforderungen für die chinesische Halbleitertechnologie
China sieht sich im Halbleiterbereich mit Exportbeschränkungen konfrontiert, insbesondere beim Zugang zu modernster Extrem-Ultraviolett(EUV)-Lithografietechnologie. Dies zwingt die Forscher, nach Alternativen zu suchen, etwa den Einsatz von Deep-Ultraviolett(DUV)-Technologie zur Entwicklung neuartiger GAA-Transistoren. Obwohl sich die derzeitige Technologie noch in einem frühen Stadium befindet, ist ihre potenzielle Bedeutung erheblich – insbesondere vor dem Hintergrund des sich verschärfenden globalen Halbleiterwettbewerbs. Da andere führende Hersteller wie Samsung und TSMC bereits GAA-Technologie einsetzen, könnten die chinesischen Forschungsfortschritte die künftige Marktlandschaft beeinflussen.