華為技術有限公司近日公佈有關其即將推出的 Kirin 2026 智能手機處理器的工程數據，聲稱在不採用更先進的製造工藝或依賴極紫外光(EUV)光刻的情況下，實現了晶體管密度和能效的重大提升。該公司表示，Kirin 2026 預計將在今年稍後的 Mate 系列旗艦智能手機上使用，相較於去年的 Kirin 9030 Pro，晶體管密度增加了 55%，而處理工藝則保持不變。這些數據在華為擴展的 Tau Scaling Law 研究報告中披露，該設計方法於今年早些時候推出。
根據報告，Kirin 2026 在提供與 Kirin 9030 Pro 相同性能的同時，還將功耗降低了 41%。在 77 華氏度及 0.9 伏特的工作温度下，該芯片的功率密度亦減少了 5.6%。華為將這些增益歸因於其 LogicFolding 架構，該架構通過重新組織邏輯電路的物理佈局，以改善信號在芯片上的傳輸。
Kirin 2026 智能手機處理器實現顯著性能提升
華為半導體業務部總裁及科學家委員會主席何廷波在《南華早報》中表示：“這些增益不是通過新的光刻步驟獲得的，而是通過對邏輯空間分佈的拓撲重組實現的。”華為表示，雙層 LogicFolding 設計通過縮短導線長度 30%來減少電信號的傳輸距離。它還降低了時鐘緩衝器的數量超過 50%，並將時鐘偏斜降低了 25%，改善了處理器不同部分之間的通信。
該公司認為，這些改變允許在不需要新製造工藝的情況下實現更高的晶體管密度和更低的功耗。傳統上，類似的密度提升需要通過使晶體管物理變小來進行多年的工藝縮放。華為提出 Tau Scaling Law 作為摩爾定律的替代方案，摩爾定律在過去幾十年推動半導體技術進步，通過在同一芯片區域內堆疊更多晶體管來實現。
與其主要集中於晶體管微型化，Tau Scaling 更強調減少數據在處理器中移動所需的時間。華為表示，LogicFolding 預計將在未來十年內從當前的雙層實施演變為三層、四層及多層芯片設計。“在未來十年內，LogicFolding 預計將從局部關鍵路徑折疊演變為全面的多層折疊——每個封裝三層、四層及更多活躍層。”何廷波寫道。
此外，華為還概述了一個路線圖，預計可將 Kirin 系列的 CPU 核心頻率提升至 3.1 GHz，並在 2029 年前達到 4 GHz。“這一路線圖是可行的，在成本方面也是經濟上可行的。”他表示。華為承認，將該概念轉化為商業現實需要克服製造挑戰，包括散熱和產量問題。該公司還呼籲業界更廣泛的合作，以開發支持 Tau Scaling 方法所需的工具、標準、基準和製造技術。
這項研究已在 ChinaXiv 上發表，這是一個針對尚未經過同行評審的研究的科學論文平台。